Лекции.ИНФО


Системные интерфейсы мини- и микроЭВМ



Для структуры большинства семейств мини- и микроЭВМ характерно наличие системного объединенного интерфейса И0 (см.рис. 2.1,6), к которому подключаются процессоры, модули ОЗУ и ПЗУ и контроллеры ПУ. Наиболее распространенными интерфейсами этого типа являются ОБЩАЯ ШИНА (ОШ) СМ ЭВМ, магистральный параллельный интерфейс (МПИ), Магистраль ЕС ПЭВМ, И-41 и др.

Интерфейс ОШ СМ ЭВМ. Во всех моделях ЭВМ СМ-3, СМ-4 используется унифицированный объединенный интерфейс ОБЩАЯ ШИНА (ОСТ 25-795-78). Он является магистрально-цепочным асинхронным полудуплексным интерфейсом, обеспечивающим воз­можность параллельной передачи 2 байт информации. Передача данных производится между ЦП и ОП, ЦП и ПУ, контроллером прямого доступа к памяти (КПДП) и ОП. В каждый момент времени обмен по магистрали осуществляется только между двумя устройст­вами, одно из которых является ведущим (или задатчиком ЗДТ), а другое — ведомым (исполнителем ИСП).

Состав линий и основные операции. Передача адреса и данных производится по разделенным системам линий, называемым шиной (подшиной) адреса А и шиной (подшиной) данных Д (рис. 2.17). Подшина данных позволяет передавать данные, команды и адреса векторов прерывания. Остальные линии служат для выполнения различных функций по управлению передачами (ШУ1) и занятию ОШ (ШУ2).

Подшина адреса А [17-00] включает в себя 18 двунаправленных линий, что позволяет задавать 256К различных адресов. Совокупность всех допустимых адресов называют адресным пространством. Так как адресуемой единицей памяти является байт, то адресное пространство обеспечивает возможность адресации не свыше 256 Кбайт.

Подшина данных включает в себя 16 двунаправленных линий Д [15-00] и позволяет передавать как по одному, так и по два байта одновременно. Число одновременно передаваемых байт по ОШ определяется сигналами на линиях управления У0, У1.

 

Рис. 2.17.Состав линий и шин системного интерфейса СМ ЭВМ.

 

Направление передачи данных принято определять по отношению к ЗДТ: чтение представляет собой передачу из ИСП в ЗДТ, а запись—из ЗДТ в ИСП. Две линии управления У [0,1], входящие в состав ШУ1, позволяют кодировать четыре типа передач по ОШ. Код 00 соответствует операции чтения слова, т.е. передаче 2 байт от ИСП к ЗДТ. Код У[0,1]=10 также определяет чтение слова (чтение с паузой), но запрещает цикл регенерации в ОЗУ; код У [0,1]=10 определяет операцию записи слова, а код У [0,1]= 11 -записи байта. Линии К [0,1 ] служат для оповещения ЗДТ о наличии ошибки в работе ИСП при выполнении операции чтения.

Сигнал на линии синхронизации задатчика СХЗ устанавливается ЗДТ и является стробом для сигналов на линиях адреса, данных и У0, У1. Сброс СХЗ указывает на завершение операции по передаче данных в ЗДТ. Сигнал синхронизации исполнителя на линии СХИ формируется ИСП и является стробом-квитанцией. При операциях чтения установка СХИ означает, что данные помещены ИСП на шину данных, а при операциях записи — что данные приняты ИСП. Сброс СХИ подтверждает, что ИСП получил сброс СХЗ.

Сигнал подготовки ПОДГ выдается ЦП и переводит все устройства, подключенные к ОШ, в исходное состояние. Этот сигнал выдается при нажатии кнопки ПУСК на пульте ЦП, при обнаружении отказа сети питания, а также при возврате питания в допустимые пределы. Сигналы аварии сети и источника питания на линиях (АСП и АИП) вырабатываются датчиками при нарушении уровней напряжений переменного и постоянного тока. Они позволяют сохранить некоторую информацию в энергонезависимом ОЗУ при аварии в системе питания.

Логическая связь между ЗДТ и ИСП и исключение возможности одновременной работы сразу нескольких устройств обеспечиваются специально выделенной схемой арбитра АРБ и линиями арбитража ШУ2.

 

Рис. 2.18. Структура шины ШУ2.

 

Все устройства, имеющие связь со схемой АРБ посредством ШУ2 (рис. 2.18), могут запрашивать право на занятие ОШ, т.е. право стать задатчиком ЗДТ. Задатчиком может быть любое устройство, кроме модулей ОП; исполнителем — любое устройство. Процедуры передачи данных могут быть совмещены с процедурой арбитража.

Линии арбитража служат для последовательного предоставления ОШ (в порядке приоритетов) в распоряжение устройств, приславших сигналы запроса на право стать ЗДТ. Эти линии включают в себя 4 линии запроса передачи ЗП[4-7], 4 цепочных линии разрешения передачи РП[4-7], линию запроса прямого доступа ЗПД, цепочную линию разрешения прямого доступа РПД, линии ЗАН (занято) и подтверждения выборки ПВБ.

Организация операций. На средства интерфейса ОШ возлагается предоставление устройствам поочередного права на занятие магистрали (арбитраж); установление логической связи между ПУ и программой управления (передача вектора прерывания); передача данных (запись и чтение).

Среда интерфейса. Для всех линий (кроме АИП и АСП) можно использовать стандартные усилители-приемники (ПРМ) и усилители-передатчики (ПРД), в которых выход реализован по схеме с открытым коллектором. Уровни сигналов соответствуют ТТЛ-уровням. Согласующие резисторы размещаются на специальных платах, называемых заглушками. Сигналы передаются по плоскому кабелю, общая длина каждой линии не должна превышать 15 м, а число ПРМ и ПРД на одной линии не должно превышать 20.

Интерфейс МПИ. Этот интерфейс (ГОСТ 26765.51-86) представляет собой модификацию интерфейса ОШ и использовался во многих микроЭВМ, например, серии «Электроника-60»; он совместим с интерфейсом микроЭВМ LSI-11 фирмы DEC. МПИ является магистрально-цепочным асинхронным параллельным полудуплексным интерфейсом с совмещенной шиной для передачи адреса и данных. В МПИ используются как одно-, так и двунаправленные линии. Передача адреса и данных по линиям АД [15-00] магистрали осуществляется последовательно. В МПИ предусмотрено пять уровней приоритетов ПУ, однако обязательными являются только два: выс­ший— для прямого доступа в память; низший— для программ­ного обмена. Аналогично ОШ приоритет устройства определяется его расположением на линии разрешения (прямого доступа или передачи) относительно арбитра

МПИ допускал использование ОЗУ динамического типа для управления процессами записи, чтения и регенерации, в которых предусмотрена специальная линия РГН. Кроме того, специальный сигнал ПВС позволяет осуществлять прерывание от таймера или какого-либо другого внешнего источника.

Интерфейс И-41. В мультимикропроцессорных системах с переменным составом оборудования, называемых магистоально-модульными, наращивание вычислительных мощностей и специализация системы на определенные классы задач достигается не только за счет изменения состава ПУ, но и за счет добавления универсальных или специализированных процессоров обработки. Объединенный интер­фейс таких ВС должен допускать возможность подключения не­скольких автономных процессоров и контроллеров прямого доступа в память. Наибольшее распространение для таких ВС получил интерфейс И-41 (ОСТ 25969-83), который разработан на базе исходного интерфейса MULTIBUS фирмы INTEL. Он использовался в микроЭВМ и СМ 1810 и ПЭВМ типа Искра 1031.

Рис. 2.19.Временные диаграммы сигналов обмена.

 

Характеристика интерфейса. Интерфейс И-41 является асинхронным тактируемым полудуплексным интерфейсом магистрального типа, обеспечивающим одновременную передачу 2 байт информации. Обмен данными осуществляется асинхронно по принципу «задатчик—исполнитель». Интерфейс И-41 допускает различные варианты выполнения арбитража и процедур прерывания. В нем используются как одно-, так и двунаправленные линии, причем для каждой из линий оговаривается тип передатчика — с тремя состояниями, с открытым коллектором или с ТТЛ-элементами. При реализации различных схем арбитража возможно цепочное или радиальное соединение устройств посредством линий управления арбитража. Линии передачи адреса, данных и управления являются магистральными.

Организация операций. Операции передачи данных между ЗДТ и ИСП не имеют особенностей. При операциях чтения или ввода (рис. 2.19, а) ЗДТ выдает адрес на шину адреса А [0-13] и стробирует его сигналом IORC (ввод) или MRDC (чтение); ИСП выдает информацию на шину данных Д[0-F] и стробируетихсигналом-квитанцией ХАСК.

При операциях записи или вывода (рис. 2.19, б) ЗДТ выдает адрес и данные на шины А [0-13] и Д[0-F] и стробирует их сигналами MWTC или IOWC соответственно. ИСП подтверждает прием данных сигналом ХАСК.

Рассмотрим подробнее возможные схемы реализации арбитража.

Простейшая схема последовательного распределенного арбитража показана на рис. 2.20.

 

Рис. 2.20. Последовательный распределенный арбитраж.

 

Входной сигнал BPRN устройства, которому присвоен наивысший приоритет, подключается к точке с потенциалом земли, его выходной сигнал BPRO подается на вход устройства с более низким приоритетом и т.д. Сигнал BPRN подается в цепочку устройств постоянно и достигает устройства, которое должно стать задатчиком. Каждое устройство имеет право выставлять запрос, т.е. размыкать ключ для сигнала BPRO, по положительному фронту тактирующего сигнала BCLK. Все устройства с более низким приоритетом обнаруживают отсутствие сигнала BPRO.

Устройство по отрицательному фронту тактирующего сигнала BCLK формирует сигнал на линии BUSY, т.е. «захватывает» магистраль при одновременном выполнении условий: отсутствии выходного сигнала BPRO (данное устройство запрашивает шину), наличии сигнала BPRN на его входе (т.е. ни одно из более приоритетных устройств не запросило шины), отсутствии сигнала на линии BUSY (т.е. шина свободна). Очевидно, что для правильной работы такой схемы арбитража за один интервал тактирующих сигналов BCLK сигнал запроса (снятие BPRO) от устройства с высшим приоритетом распространяется до устройства с низшим приоритетом. Центральный арбитр отсутствует, а взаимодействие схем в отдельных устройствах координируется сигналом BCLK.

Схема параллельного арбитража, реализуемого приоритетным шифратором, показана на рис. 2.21, а. ЗДТ может «захватить» магистраль при наличии сигнала разрешения BPRN на его входе и отсутствии сигнала BUSY от других устройств. Все устройства посылают запросы на использование магистрали в центральный АРБ по индивидуальным линиям BREQ. АРБ состоит их двух частей— приоритетного шифратора Ш, определяющего номер наиболее приоритетного устройства, приславшего запрос, и дешифратора ДШ, выходы которого индивидуальными линиями соединены со входами устройств. Разрешающий сигнал BPRN может присутствовать лишь на одном выходе дешифратора. В интерфейсе И-41 такая схема арбитража обычно используется для контроллеров прямого доступа в память. Число устройств ограничено числом входов и выходов АРБ (обычно 8). Процесс захвата шины, т.е. смены ЗДТ, показан на рис.2.21,6. Все действия тактируются сигналом BCLK. По отрица­тельному фронту сигнала BCLK арбитр, получив сигнал BREQ (В) от устройства В, снимает сигнал BPRN (А) и выдает разрешение потенциальному задатчику В, т.е. сигнал BPRN (В). После завершения цикла обращения текущий задатчик А по отрицательному фронту сигнала BCLK снимает сигнал BUSY, при этом он переводит в состояние высокого выходного сопротивления формирователи адрес­ных, информационных и управляющих сигналов, т.е. отключается от магистрали. После снятия сигнала BUSY устройством А на линию BUSY выдается сигнал от устройства В. Задатчик А может удерживать сигнал BUSY до завершения монопольного режима обмена.

Схема организации циклического арбитража аналогична параллельному, однако после завершения цикла работы, т.е. снятия сигнала BUSY текущим задатчиком, ему присваивается самый низкий приоритет, а приоритеты остальных устройств увеличиваются.

Программный обмен. Для организации программного обмена в И-41 предусмотрены линии управления прерываниями: запроса прерываний INT [0-7] и подтверждения прерывания INTA. Интер­фейс И-41 допускает две процедуры прерывания: внеинтерфейсную с формированием адреса вектора прерывания в блоке приоритетного прерывания БПП и с векторным прерыванием, при котором источник запроса прерывания сам выставляет адрес вектора прерывания на шину данных.

 

Рис. 2.21. Параллельный арбитраж.

 

При внеинтерфейсной процедуре прерывания каждое ПУ по индивидуальной линии INT передает сигнал запроса прерывания в БПП. В БПП формируется код, соответствующий уровню приоритета прерывания, который сравнивается с уровнем приоритета текущей программы. При более высоком приоритете запроса БПП формирует сигнал прерывания и передает в процессор команду передачи управления программе обслуживания ПУ, приславшего запрос.

При векторном прерывании на запрос прерывания от ПУ процессор отвечает двумя сигналами подтверждения по линиям INTA: первый из них фиксирует состояние блоков прерывания в ПУ и служит для захвата магистрали процессором; второй стробирует код номера устройства на линиях А [8-10], определенный в БПП по номеру линии INT, и разрешает этому ПУ выставить адрес своего вектора прерывания на шину данных; стробом при этом служит сигнал ХАСК.

Среда интерфейса. Интерфейс физически реализован в виде объединительной печатной платы, на которой расположены разъемы для установки модулей (ЦП, контроллеров, ОЗУ, ПЗУ), выполненных на стандартных печатных платах Е2. Допускаются соединения отрезков магистрали посредством плоского кабеля. Общая длина линии не должна превышать 3 м.

 









Читайте также:

Последнее изменение этой страницы: 2016-03-22; Просмотров: 116;


lektsia.info 2017 год. Все права принадлежат их авторам! Главная